Joseph Kemdeng soutiendra sa thèse le mercredi 17 décembre 2025 à 09h30 – Salle des thèses ENSEEIHT (C002), sur le sujet : Intégration monolithique d’un demi-pont GaN et son circuit Driver à contrôle actif de dv/dt en vue de l’optimisation du compromis « pertes vs CEM ».
Pour celles et ceux qui ne pourraient pas assister en présentiel à la soutenance, il sera possible d’y assister à distance via le lien Teams ci-dessous :
Un pot de thèse sera ensuite organisé en salle de convivialité aux alentours de 13H.
Composition du jury :
- M Gaël PILLONNET, CEA LETI, Rapporteur
- M Arnaud VIDET, L2EP, Rapporteur
- M Frédéric MORANCHO, LAAS, Examinateur
- Mme Nathalie BATUT, GREMAN, Examinatrice
- M Bruno ALLARD, AMPERE, Examinateur
- M Marc COUSINEAU, LAPLACE, Directeur de thèse
- M Nicolas ROUGER, LAPLACE, Co-directeur de thèse
Résumé :
Les transistors de puissance en nitrure de gallium (GaN) présentent des propriétés physiques supérieures à celles de leurs homologues en silicium, ce qui permet d’augmenter la densité de puissance des convertisseurs. Cependant, les inductances parasites présentes entre le transistor HEMT GaN et son circuit de commande rapprochée (Gate Driver) peuvent forcer à limiter les vitesses de commutation, perdant ainsi un des avantages majeurs offerts par cette technologie. Toutefois, contrairement aux MOSFETs en silicium qui ont une structure verticale, le transistor HEMT GaN moyenne tension a une structure latérale. Cette structure rend possible la co-intégration sur une même puce, du transistor de puissance et de son Gate Driver : on parle alors d’intégration monolithique. Une telle configuration permet une réduction drastique des inductances parasites de la boucle de commande, ce qui permet d’exploiter pleinement les commutations rapides des transistors GaN.Si les vitesses de commutation élevées des transistors GaN contribuent à réduire les pertes de ces derniers, elles sont également à l’origine de perturbations électromagnétiques (CEM). La méthode la plus couramment utilisée pour atténuer ces perturbations consiste à diminuer le dv/dt en ajoutant une résistance de grille entre le transistor de puissance et son Gate Driver. Cela conduit à une augmentation de l’énergie de commutation du transistor. Par ailleurs, les techniques de contrôle actif du dv/dt permettent d’assurer le même objectif tout en limitant l’augmentation de l’énergie de commutation.
Dans le cadre ces travaux, un circuit intégré de puissance a été conçu et fabriqué en technologie 200V GaN-on-SOI. Ce circuit intègre un demi-pont GaN et son circuit driver monolithique incluant un contrôle actif du dv/dt à l’amorçage du transistor de puissance Low-side. Les résultats de simulation ont mis en évidence que le circuit de contrôle du dv/dt proposé, basé sur le principe de la rétroaction permet une réduction de l’énergie de commutation pouvant aller jusqu’à 20 % par rapport à une technique conventionnelle basée sur la modulation de la résistance de grille. Par la méthode de test en double impulsion, le circuit proposé a démontré expérimentalement une réduction de la valeur absolue du dv/dt à l’amorçage de 15 V/ns à 6 V/ns sans impact ni sur le di/dt à l’amorçage, ni sur les vitesses de blocage du transistor Low-side. Ces travaux ouvrent ainsi la voie au développement composants Smart GaN intégrant à la fois le transistor de puissance, sa commande rapprochée et les fonctions analogiques pour le contrôle de la trajectoire de commutation ou encore le suivi de l’état de santé.
