Nos tutelles

CNRS UPS Enseeiht

Rechercher




Accueil > Actualités

Soutenance de thèse d’Amirouche OUMAZIZ

par Laurence Laffont - publié le

M. Amirouche OUMAZIZ, doctorant rattaché aux groupes CS-Laplace et ISGE-LAAS, soutiendra sa thèse sur le sujet suivant :"Réalisation de protections fusibles intégrées sur nouvelles cellules de commutation monolithiques pour convertisseurs de puissance", le lundi 18 octobre 2021 en salle de conférence du Laas, à 10h30.

Jury :

Nathalie BATUT, Maître de Conférences – HDR, lab. GREMAN, Univ. de Tours, rapporteur
Zoubir KHATIR, Directeur de Recherche, Lab. Satie, Univ. Gustave Eiffel, Marne-la-Vallée, rapporteur
Dominique PLANSON, Professeur des Universités, lab. Ampères, Lyon, examinateur externe
Ayad GHANNAM, fondateur 3Dis Technologies, invité
Frédéric RICHARDEAU, Abdelhakim BOURENANNANE et Emmanuel SARRAUTE, respectivement Dir. et co-Dir de thèse, co-encadrant, examinateurs internes.

Résumé :

Les convertisseurs de puissance sont aujourd’hui largement déployés dans plusieurs applications du quotidien qui requièrent un grand niveau de sécurité́, de fiabilité et de disponibilité́. Afin de répondre à ces exigences, il a fallu fonctionnaliser les modules de puissances avec des cellules de commutation à tolérance de panne et la possibilité́ de faire de la redondance, afin de pouvoir continuer à opérer même en cas de défaut. Ces fonctions évoluées sont assurées par le rajout de protections électroniques, des composants tels que des fusibles, des composants de puissance auxiliaires, pour permettre la connexion de bras secours.

Dans cette thèse, on traite deux thématiques d’intégration d’électronique de puissance, dans l’idée de proposer des solutions d’intégration plus poussées, qui aspirent à rendre les convertisseurs de puissance, plus sécurisés et plus compacts. Dans un premier temps, on s’intéresse à l’intégration de fusibles de manière monolithique sur des composants de puissance verticaux qui composent les cellules de commutations à tolérance de panne. Cette approche permettrait de produire des composants auto-sécurisés, capable d’isoler le défaut rapidement, sans le propager. La seconde thématique de cette thèse, concerne la proposition et l’étude de nouvelles architectures de cellules de commutations complètement monolithique, réalisées verticalement sur une seule puce silicium. On s’intéresse notamment à l’intégration de bras de convertisseurs composés de transistors IGBT (type P et N) et VDMOS (type P et N). L’utilisation de composants type P reste limité dans les structures de convertisseurs de puissance. Néanmoins, la démarche d’intégration monolithique sur une seule puce, avec d’autres composants de type N, reste très intéressante pour des applications spécifiques.

Pour valider ces approches d’intégration proposées, des fusibles 10A/200V ont étés dimensionnés et réalisés par croissance électrolytique conforme avec une résolution micrométrique sur puce silicium. Une zone tampon en époxy a été introduite localement dessous les constrictions fusibles pour isoler thermiquement ces dernières du substrat silicium. Ce matériau permet aussi de protéger la puce d’une ablation par le plasma d’arc. La tenue en tension latérale a été renforcée par une couche de nitrure à l’interface fusible – puce. Il a aussi été́ montré que le gel silicone présent dans les modules de puissance permettait d’absorber efficacement et de passiver dans le volume les vapeurs métalliques issues de la fusion des constrictions. Une approche générique de dimensionnement électrothermique 3D de ces fusibles a été menée sous Comsol™. Les principales architectures ont été optimisées sous contraintes de température et de surface d’implantation. La meilleure d’entre-elles, basée sur un agencement série – parallèle présente un gain en compacité et en sensibilité I2Tp cinq fois meilleurs que ceux du commerce. Une fois le fonctionnement validé, ce processus a été adapté et reporté sur des composants diodes verticales.

L’approche d’intégration de nouvelles cellules de commutation consiste à mutualiser des couches communes en face arrière des composants IGBT et VDMOS, pour les intégrer sur une même puce silicium. En comparaison des travaux précédents sur l’intégration de bras complet, cette approche ne requiert pas de mur isolant traversant, ce qui rend la réalisation moins complexe. Le dimensionnement des composants est conditionné par une contrainte électrothermique de 50 W/cm2. Pour une surface totale de silicium de 1 cm2 et pour un rapport cyclique donné, le courant nominal passant dans le bras est calculé en respect de la contrainte électrothermique imposée. Pour valider l’approche d’intégration, des simulations TCAD Sentaurus™, pour des temps de commutations courts sur un bras IGBT et VDMOS ont étés réalisées. Les résultats de l’intégration discrète et monolithique de l’association IGBT et VDMOS sont comparées. Des simulations électrothermiques transitoires de bras en court-circuit ont étés également étudiées. Une solution combinant un IGBT et un Mosfet basse tension à canal préformé est proposée et validée pour éviter les phénomènes de latch-up en court-circuit.

Ajouter un événement iCal